# NONVOLATILE RANDOM ACCESS SEMICONDUCTOR STORAGE DEVICE

Publication number: JP1125860 Publication date: 1989-05-18

WATANABE TAKESHI Inventor:

Classification:

NIPPON ELECTRIC CO

Applicant: - international:

G11C17/00; G11C16/04; H01L21/8247; H01L27/105; H01L27/11; H01L29/788; H01L29/792; G11C17/00; G11C16/04; H01L21/70; H01L27/105; H01L27/11; H01L29/66; (IPC1-7): G11C17/00; H01L27/10;

H01L29/78 - European: H01L27/11

Application number: JP19870284915 19871110

Priority number(s): JP19870284915 19871110

Report a data error here

#### Abstract of JP1125860

PURPOSE:To reduce the number of elements a memory cell demands and to facilitate the storage and readback of data by a method wherein nonvolatile semiconductor memory elements are incorporated into a bistable circuit. CONSTITUTION: A means is provided to cause data accumulated in a bistable circuit functioning as a static RAM cell to be stored in a non-volatile semiconductor memory element M1, a positive voltage to be supplied to a digit line connected to a first output terminal through the intermediary of address selecting second and third MOS transistors T2 and T3 in a process of reading back, and another positive voltage to be supplied to the source of the non- voiatile semiconductor memory element M1. Data 'L' and 'H' are read back at output points O1 and O2, respectively, which actuates the static RAM cell. Data is thus fed back into the static RAM cell, in response to the condition (write or erasure) of the nonvolatile memory element M1. With values D, VS2, VS3, and VDD being set in this way, data stored in the non-volatile memory element M1 may easily be read back into the static RAM cell

Data supplied from the esp@cenet database - Worldwide

### 即日本国特許庁(JP)

① 特許出願公開

# ⑩ 公 開 特 許 公 報 (A) 平1-125860

@Int_Cl_4	識別記号	庁内整理番号	@公開	平成1年(1989)5月18日
	7/10 4 4 1 7/00 3 0 7 1/78 3 7 1	D-7341-5B 7514-5F	審査請求 未請求	発明の数 1 (全6頁)

@特 願 昭62-284915

②出 願 昭62(1987)11月10日

砂発明者 渡辺 毅東京都港区芝5丁目33番1号日本電気株式会社内

⑪出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

20代理人 弁理士内原 晋

明 細 書

#### 1 発明の名称

不揮発性ランダム・アクセス半導体配億装置

# 2. 特許請求の範囲

第1の電源領子にそれぞれ一類を振くした第1。 第2の高抵抗策子、ソースを第2の電源増子に接 技しドレインを前距第1の高抵抗策子。少ースを第2の電源増子に接 技した第1のMISトランツを前配第2の高端 の電原増子に接続しドレインを前配第2の高が 案子の他増に接続した、ロントロール・グートと ドレインとの間の電界により前記コントロール・ グート下部の起線以中に設けられた電荷事業 列の電荷量を研整してしきい電圧を前卸するアン スタのゲートを前配第2の高抵抗策子の他端に接 板する第1の配線及び前配不振発性半導体配性振 板する第2の配線及び高低流来子の他端に接 まっが一下を前記第1の高抵抗策子の他端に接 まっが一下を前記第1の高抵抗策子の他端に接 まっが一下を前記第1の高抵抗策子の他端に接 まっが一下を前記第1の高抵抗策子の他端に接 まっが一下を前記第1の高抵抗策子の他端に接 まっが一下を前記第1の高抵抗策子の他端に接 まる第20回線からなる双変短回路よ 定回路の第1,第2の出力地である前配第1,第 2の製技業子の他別にそれぞれソースを接続した 第3のMISトランツスタと、前窓第2, 第3のMISトランツスタのそれぞれのケート及 びドレインにそれぞれ接続された第1,第2のワード額及び一対のディジット線とを含むことを等 数とする不探発性ランダムアタセス半導体配便装

#### 3. 発明の詳細な説明

#### [産業上の利用分野]

本発明は、不得発性ランダム・アクセス半導体 配性装置に関し、等に長時間データの保持可能で、 かつデータの書換え可能なコンピュータ用メモリ として用いられる不得発性ランダム・アクセス学 等体配性装置に関する。

#### 〔従来の技術〕

従来との種の不揮発性ランダム・アクセス半導 体配憶装置は、スタティック RAM セルと不輝発 性配憶セルを組み合せ、前者の内容を後者に格納 する形式のものが知られている。

具体的には双摩短回路からなるスタティック B A M セルに、3 層多結晶シリコン構造セル、薄膜 構造セル又はMNMOS構造セルを組合せるのであ るが、いずれも双を短回路の外に不爆発性配位セ ルと若干のトランジスタを必要とする。

(発売が解映しよりとする問題点) 上述した従来の不得発性ランダム・アクセス学 導体配位接受性、 及安定回路の外に不得発性配位 セルと若干のトランジスタとを有しているので、 メモリセルの果子数が多く構成が複雑であり、ス ティックBAM セルと不得発性配性セル間の情 報の転送過程が複雑で使り加いた由かれる。

# [問題点を解決するための手段]

本発明の不振発性ランダム・アクセス半導体配 信装置は、第10電限端子にそれぞれ一端を接続 した第1、第2の高抵抗素子、ソースを第20電 領場子に接続しドレインを前記第1の高抵抗素子 の他端に接続した第10M ISトランジスタ、ソ ースを第30電限端子に接続しドレインを前記第

回路図、第2図及び第3図はそれぞれ第1の実施 例に使用する不揮発性半導体配憶案子の断画図及 び特性図である。

との実施例は、第1の電源端子 Vpp にそれぞれ 一端を接続した第1,第2の高抵抗集子R1,R2、 ソースを第2の電源端子 Vsz に接続しドレインを 第1の高抵抗素子B1の他端に接続した第1のM OSトランジスタTv. ソースを終3の信頼婦子 Vas に接続しドレインを第2の高抵抗震子 B2の **仙姓に接続した、コントロール・ゲート6とドレ** イン2との間の電界によりコントロール・ゲート 6 下部の絶嶽原(4)中に設けられた電荷書籍領域 (フローティング・ゲート5)内の電荷量を調整 してしきい電圧を制御する不復発件半減体配債券 子 M: 、 第 1 の M O S トランジスタ T: のゲート を第2の高抵抗集子B2の倫理に接続する第1の 配線 S 1 及び不復祭件半進体記憶選子 M。のゲー トを第1の高抵抗素子R1の他端に接続する第2 の配線32からなる双安定回路と、前述の双安定 回路の第1,第2の出力端01,02である第1.

2の高抵抗素子の他端に接続した、コントロール ・ゲートとドレインとの間に電界により前記コン トロール・ゲート下部の絶縁膜中に設けられた個 荷薯積領域内の電荷量を調整してしまい電圧を制 御する不揮発性半導体配憶素子、前配第1のMI 8トランジスタのゲートを前配第2の高抵抗素子 の他端に接続する第1の配線及び前記不揮発性半 導体配億業子のゲートを前配銀1の高抵抗素子の 他端に接続する第2の配線からたる双安定回路と、 前配双安定回路の第1,第2の出力端である前配 第1.第2の抵抗素子の他端にそれぞれソースを 接続した第2、第3のMISトランジスタと、前 配第2、第3のMISトランジスタのそれぞれの ゲート及びドレインにそれぞれ接続された第1. 第2のワード級及び一対のディジット級とを含ん で構成される。

# (実施例)

次に、本発明の実施例について図面を参照して 説明する。

第1図は本発明の第1の実施例の主要部を示す

第2の抵抗来子B1,B2の他別にそれぞれソース を接続した第2,第3のMOSトランジスタT2, T1と、第2,第3のMOSトランジスタT3,T3 のぞれぞれのダースびドレインにそれぞれ接続 された第1,第2のワード接W1,W2及び一対の ディジット録D, Dとを含んでいる。

又、との実施例には、スタティックBAMセルとして機プる前述の及定回路に審えられた情報を不揮発性半球体配性素子に格納し、飲み返しシスタを介して第1の出力端と接続されている。デジット線に正便圧を印加し、不揮発性半球体配になる。ナなわち、より具体的には、既出しノ音ンネイネーブル信号(図示しない)、情報経納イネーブル信号(図示しない)のそれぞれに応じて、電で変にない。の電源端子Vonで電気性という。のこの電源では、第10回電源等子Vonで電気性といく。との電源電圧 Vec・との電源電圧 Vec・との電源では、Manual Vec・Auteの Vec・Auteの

EVc を印加する第1の電圧現生手段(図示しない)、情報格的イネーブル信号に応じて接地電位から電源電圧 Vcc 個へ所定電位がガウントした電ビ Vi を第2の電源型・Visit 印加する第2の電圧現生手段(図示しない)及び情報競異し準備イネーブル信号に応じ接地電位から電源電圧Vcc に通移する信号を第3の電板原子 Visit 印加する第3の電圧現生手段(図示しない)を偏えている。ようして、これらの第1~第3の電圧発生手段は、それぞれ前述の各イネーブル信号がアクティブになるとネッケるMOSトランジスタと適当な抵抗を直列接段人工電圧分圧開除を用いて実現できるので図示しない。

第2図は不得発性配復案子の断面図であり、1 は半導体基板、2はN型ドレイン質域、3はN型 リース領域である。5はシリコン酸化版4中に設 けられた電荷審後用のフローティング・ゲートで あり、6はコントロール・ゲートである。7は比 レイン領域2とフローティング・ゲート5か重な る部分にかして、特に薄く形成されたシリコン欧

にかいてフローティング・ダート 8 からドレイン 2 に向かう 独い電子が生じてフローティング・ダート中に電子が住入され、その結果シリコン 基板 つ 改画は反転したくい状態となり、第 3 図の自被 2 2 に示すようにしまい電圧が正の高い値となる。不得発性記憶業子の記憶された情報を読み出す時には、第 3 国に示すようにコンロール・ダートに 音込み後しまい電圧より低い正の説出電圧 Va を印加する。不採発性記憶業子が指去された状態ならば、導進して Ia の電視を得ることがでま、要込まれた状態にあるならば非導通の状態となる。

以上に述べた不得発性配像素子は、例えばエレクトロニクス (Electronics) 酸 1880年、2月28 日号、第113 頁~117 頁に ESFROM (電気的 あ可能プログラマブル・リードよンリ・メモリ 一) に応用した例などがあり公知となっている。 次にこの実施例図版の動作について説明する。 新4 図(1) ~ (例は第1 の実施例の動作を説明する ための質圧性験別で、第1 ~ 解3 の電販場子 化膜である。

第3図は第2図に示した不揮発性配憶素子の特 性を示す図であり、横軸はコントロール・ゲート 6の電位 Vcc を示し、縦軸は不弾発性記憶素子の ソース3を接地してドレイン2に定電圧を印加し た場合のドレイン、ソース間に流れる電流 Ingを 示している。第2図においてコントロールゲート 6を接地し、ドレイン2に電気圧を印加した時、 薄い酸化膜部分でははドレイン2からフローティ ング・ゲート5に向かって強い電界が生じ、正孔 がフローティング・ゲート5に往入される。その 結果シリコン基板1の表面に反転層が出来やすく なり、第3図の曲線21に示すようにコントロー ル・ゲート電位 Vcg が零より少し大きくなっても 電流が流れる状態、すなわちしきい電圧が零にな る。これを例えば消去と称することとする。それ に対して消去と逆の状態、すなわち書込みはコン トロール・ゲート 6 に高電圧を印加しドレイン 2 を接地することにより実現できる。すなわち上述 した電位関係をとるととにより得い酸化度部分で

Vop., Vs2, Vs3 及び各接点 D, O1, O2の電位変化を示す信号破影図である。11, はスタティック及 A 他 本ルの提出しノ書込み状態期間であり読出し、書込みオーアル信号がアクティブ(列先ば5 V)となる期間である。12 はスタティック B A M セルから不揮発性影性業子 M1、〇の情報の格納期間であり情報格納イネーブル信号がアクティブ(列たば5 V)となる期間である。12 は電圧供給手段の遮斯期間、14,12 は不揮発性影性業子に格納された情報をスタティック B A M セルに設践 J 方期間であり、14,12 にかいてモルぞれ情報 既 J 上 本一ブル信号、情報 既 J レイネーブル信号がアクティブ(列先ば5 V)となる。

まずスタナィックRAM セルの酸出し/ 審込み 炊期間  $t_1$  では  $V_{CC} = 5$  V [ 弦殻定され、適常の スタティックRAMの製出し・審込みを行なう。 とのとき  $V_{BZ}$  ,  $V_{BZ}$   $V_{BZ}$ 

は高抵抗業子と4トランジスタ構造では周知であ るので、ととで説明はしない。次にスタティック RAMセルから不揮発性記憶素子への情報の格納 期間 t z では、スタティックRAMセル部以外の 論理回路部(不記載)の電源である Vcc は 5 Vの ままで V<sub>DD</sub> は 5 V から高電圧(書込電圧 V<sub>P</sub> = 20 V.) に移行し、その状態をある期間保持する。ま た Vs 2 は 0 V から 0.2 V に移行する。 この Vpp に 高電圧が印加された状態でスタティックRAMセ ルのそれぞれの情報に対応して不揮発性配憶案子 M1にそれぞれ"書込み"または"消去。を行な う。たとえば読出し状態期間 t<sub>1</sub> でスタティック RAMセルのそれぞれの出力点O1,O2 がそれぞ れ"H","L"である場合スタティック BAMセ ルから不揮発性記憶素子 M: への情報の格納期間 t2 ではそれぞれの出力点 O1, O2 は次のように 移行する。出力点 O1 は 5 V から 2 0 V に移行し、 出力点 O2 は OV を保持する。 との時の不攫祭件 配憧素子MIの状態を考えると、コントロール・ ゲートは 20 V ,ドレインは O V に設定され M<sub>1</sub>

の書込みが行なわれる。書込みが行なわれ、Ma のしきい電圧 Vァ が大きくなって行くとR2とM1 との抵抗比で決定される 02 の電圧は上昇し続け M<sub>1</sub> の V<sub>7</sub> が 4 V に なると M<sub>1</sub> のドレイン、コン トロール・ゲート間の電位接が、書込みに必要力 電位差よりも小さくなるため書込みは停止する。 このように Vr は 4 V以上にならないように設定 される。とのようにスタティックRAMセルのチ れぞれの出力点 O1, O2 がそれぞれ "H". "L" である場合、 12 の期間では 「書込み」が行なわ れVTM=4Vになり情報の格納が実行される。 次に胱出し状態期間 to でスタティックRAM セルのそれぞれの出力点 O1, O2 がそれぞれ "L". "H"の場合スタティックRAMセルから不揮発 性配憶素子 M1 への情報の格納期間 t2 ではそれ ぞれ O1 , O2 の電圧は次のように移行する。出 カ点 O₁ は Vォュ と同電位であり 0 V から 0.2 V (= V<sub>1</sub>) に移行し、O<sub>2</sub> は 5 V から 2 0 V に移行する。 との時の不揮発性記憶素子 Miの状態を考えると、 コントロール・ゲートは Q.2 V, ドレインは 2 0 V

に設定され不揮発性記憶楽子M』の『消去』が行 なわれる。消去が続き V<sub>T</sub> が小さくなり V<sub>T</sub>=0.2 Vになると M<sub>1</sub> がオンするがとの M<sub>1</sub> の導通抵抗 B.2より充分小さいため出力点 O2 は 20 V から 0 V に移行する。とれにより消去を停止され、M₁ のしきい電圧は Q.2 V より低くはならない。との ような Vr が負にならないような防止回路動作を する。すなわちスタティック BAM セルのそれぞ れの出力点O1,O2がそれぞれ"L"。"H"で ある場合 12 の期間では不揮発性配位素子 M,の 消去が行なわれ MIのVT=0.2 Vという情報の格 納が実行される。とのようにスタティックBAM セルのそれぞれの情報に対応して不揮発性配像素 子の『書込み』または『消去』が行なわれ、情報 の格納が行なわれる。不揮発性記憶素子への情報 の格納が終了後、電圧供給手段を降下遮断しても 不揮発性配憶素子に情報が格納保持される。との 状態期間を電圧供給手段の遮断期間 1 。という。 次に不揮発性記憶業子に格納された情報をスタテ ィック RAMセルに読み戻す期間 t4 , ts につい

て述べる。まず基本電源である Vec が 0 V から 5 Vに回復すると同時にVas及びWiも0Vから5 Vに立上る。との時デジット線Dは0Vから2V に立上り、VDDは開放状態にする。まず不揮発性 記憶素子 M: が『書込み』状態である場合(第4 図(g)) について述べる。 Dが2 V , W1 が5 Vに 設定されるととにより出力点 O1 は2 Vに設定さ れ、M<sub>1</sub> のコントロール・ゲートには 2 V が印加 されるが、M: のしきい電圧は5 V であるためM: はオフ、 0: はDVを保持する。 とのように 14 期間では O1=2 V , O2=0 V で安定する。次 に ts 期間は Vs3を5 Vから D V に立下げ Wi, W₂ともにDVに設定しVppを開放から5Vに移 行すると O1 = 5 V , O2 = 0 Vになる。ここで R1 <R2 に設計してかく事により O1 の立上り が O2 の立下りより早くなり、M1が先にオンし T O<sub>2</sub> = 0 V , O<sub>1</sub> = 5 Vに決定する。また t<sub>4</sub> 期間のDの設定電圧は2Vである必要はなく、M 1の書込み特性によって決定する電圧であり、た とえば4 Vでもよい。

次に不揮発性記憶素子M1が「消去」状態にあ る場合(第4図(b))について述べる。出力点 02 は2Vに設定されM1のコントロール・ゲートに 印加されるが、M1 のしきい電圧が 0.2 V である ため O。 はM 1を介して Vea より充電され1 V 以 上になる。 02 をゲートとする T1 のしきい電圧 が Q 7 V であるため T1 はオンして O1 は 2 V か 50Vに移行する。とのように O1 は Q V , O2 は1V以上の状態で安定しt。期間を終了する。 なに taでは Vnn が開放状態から 5 V に移行し、 とれにより O, は O V を保持し、O2 は 1 V から 5 Vまで上昇し、読み戻しを完了させる。以上の ように出力点 O: O2 はそれぞれ "L", "H" の情報を読み戻し、スタティックBAMセルは動 作状態になる。とのように不揮発性配憶素子のそ れぞれの状態(春込、損去)に対応してスタティ ックNAMセルに情報は読み戻される。以上のよ うにD, Vaz, Vas, VpDを上述のように設定す るととにより不復発性配憶素子の情報を容易にス メティック RAM セルに読み戻すことが可能にな z

第5図は不熟明の第20英能明の回路図である。 V<sub>3</sub>、と M<sub>1</sub>のソースとの間にBを挿入力ることに より、 情報の格納期間 t: での書込み中の O: 点 の電位上昇と書込後の M<sub>1</sub>のしきい電圧を削削で きるという割点がある。

#### 「毎明の効果」

以上説明したよりに本発明は、双安定回路に不 揮発性半導体配憶業子を用いるととにおり、スタ ディック B A M モルと不輝発性配性 エルとをいわ は一体化できるので、メモリモルの構設 菜子数 を かなくするととができるとともに構め格納かよ び起み及しの幾件も容易にできる効果がある。


# 4. 図面の簡単な説明

第1回は本発列の第1の実施例の主要部を示す 国路図、第2回及び第3回はセポーセル第1の実施 例に使用される不規範性準体配理案子の所面図 な写性図、第4回は第1の実施例の動作を説明 するための哲考表形図、第5回は本発列の第2の


#### 寒旅例の同路図である。


1 … シリコン基板、2 … ドレイン、3 … ソース、4 … シリコン股化医、5 … フローティング・ゲート、6 … コントロール・ゲート、7 … 郷い酸化医、D、D、ディジット線、M1 … 不得発性配像来つい。 第2 の出力端、B … 銀式、B 1 … 第1 の高低試来子、B 2 … 第2 の配線、T 1 … 第1 のMOSトランジスタ、T 3 … 第3 のMOSトランスタ、Vop … 第1 の電線光子、Vop … 第1 の電線沿子、Vop … 第2 の電線沿子、Vop … 第1 の電線沿子、Vop … 第2 の電 乗


代理人 弁理士 内 原 晋



第 1 図







**第 5 図**